A High-Performance Hardware Architecture for a Frameless Stereo Vision Algorithm Implemented on a FPGA Platform

Florian Eibensteiner (Vortragende:r), Jürgen Kogler, Josef Scharinger

    Publikation: Beitrag in Buch oder TagungsbandBeitrag in Tagungsband mit PosterpräsentationBegutachtung

    OriginalspracheEnglisch
    Titel2014 IEEE Computer Society Conference on Computer Vision and Pattern Recognition
    Seitenumfang8
    PublikationsstatusVeröffentlicht - 2014
    VeranstaltungIEEE Conference on Computer Vision and Pattern Recognition Workshops, Embedded Vision -
    Dauer: 8 Juni 201510 Juni 2015

    Konferenz

    KonferenzIEEE Conference on Computer Vision and Pattern Recognition Workshops, Embedded Vision
    Zeitraum8/06/1510/06/15

    Research Field

    • Ehemaliges Research Field - Digital Safety and Security

    Diese Publikation zitieren