FPGA AES ASIC Implementation

Peter Rössler, Christian Eckel, Hans Peter Nachtnebel, Johannes Fürtler, Konrad Mayer, Jörg Brodersen, Gerhard Cadek

Publikation: Beitrag in Buch oder TagungsbandVortrag mit Beitrag in TagungsbandBegutachtung

Abstract

Dieser Beitrag berichtet über die Entwicklung eines FGPA-basierten Hochleistungsbildverarbeitungssystems, das vom Institut für Computertechnik (ICT) der Technischen Universität Wien in Kooperation mit Oregano Systems und ARC Seibersdorf research (ARCS), Geschäftsfeld für Hochleistungsbildverarbeitung, im Rahmen des Projekts HDIP - Hardware-Driven High Performance Image Processing - entwickelt wird. Ausgehend von der HDIP-Systembeschreibung wird die Realisierung als SOPC (System On A Programmable Chip) -Design beschrieben. Dabei werden beispielhaft im Projektablauf aufgetretene Problemstellungen, die typisch für komplexe SOPC-Entwürfe sind, und deren Lösungen diskutiert. Der Beitrag schließt mit einer Beschreibung über den Status Quo des Projekts sowie einem Ausblick auf zukünftigen Entwicklungen.
Titel in ÜbersetzungFPGA AES ASIC Implementation
OriginalspracheMehrere Sprachen
TitelAustrochip 2004
Seiten83-88
Seitenumfang6
PublikationsstatusVeröffentlicht - 2004
VeranstaltungAustrochip 2004 -
Dauer: 1 Jan. 2004 → …

Konferenz

KonferenzAustrochip 2004
Zeitraum1/01/04 → …

Research Field

  • Nicht definiert

Schlagwörter

  • Mikroelektronik
  • Kongress
  • Villach

Fingerprint

Untersuchen Sie die Forschungsthemen von „FPGA AES ASIC Implementation“. Zusammen bilden sie einen einzigartigen Fingerprint.

Diese Publikation zitieren