Abstract
Dieser Beitrag berichtet über die Entwicklung eines FGPA-basierten Hochleistungsbildverarbeitungssystems, das vom Institut für Computertechnik (ICT) der Technischen Universität Wien in Kooperation mit Oregano Systems und ARC Seibersdorf research (ARCS), Geschäftsfeld für Hochleistungsbildverarbeitung, im Rahmen des Projekts HDIP - Hardware-Driven High Performance Image Processing - entwickelt wird. Ausgehend von der HDIP-Systembeschreibung wird die Realisierung als SOPC (System On A Programmable Chip) -Design beschrieben. Dabei werden beispielhaft im Projektablauf aufgetretene Problemstellungen, die typisch für komplexe SOPC-Entwürfe sind, und deren Lösungen diskutiert. Der Beitrag schließt mit einer Beschreibung über den Status Quo des Projekts sowie einem Ausblick auf zukünftigen Entwicklungen.
Titel in Übersetzung | FPGA AES ASIC Implementation |
---|---|
Originalsprache | Mehrere Sprachen |
Titel | Austrochip 2004 |
Seiten | 83-88 |
Seitenumfang | 6 |
Publikationsstatus | Veröffentlicht - 2004 |
Veranstaltung | Austrochip 2004 - Dauer: 1 Jan. 2004 → … |
Konferenz
Konferenz | Austrochip 2004 |
---|---|
Zeitraum | 1/01/04 → … |
Research Field
- Nicht definiert
Schlagwörter
- Mikroelektronik
- Kongress
- Villach