FPGA AES ASIC Implementation

Translated title of the contribution: FPGA AES ASIC Implementation

Peter Rössler, Christian Eckel, Hans Peter Nachtnebel, Johannes Fürtler, Konrad Mayer, Jörg Brodersen, Gerhard Cadek

Research output: Chapter in Book or Conference ProceedingsConference Proceedings with Oral Presentationpeer-review

Abstract

Dieser Beitrag berichtet über die Entwicklung eines FGPA-basierten Hochleistungsbildverarbeitungssystems, das vom Institut für Computertechnik (ICT) der Technischen Universität Wien in Kooperation mit Oregano Systems und ARC Seibersdorf research (ARCS), Geschäftsfeld für Hochleistungsbildverarbeitung, im Rahmen des Projekts HDIP - Hardware-Driven High Performance Image Processing - entwickelt wird. Ausgehend von der HDIP-Systembeschreibung wird die Realisierung als SOPC (System On A Programmable Chip) -Design beschrieben. Dabei werden beispielhaft im Projektablauf aufgetretene Problemstellungen, die typisch für komplexe SOPC-Entwürfe sind, und deren Lösungen diskutiert. Der Beitrag schließt mit einer Beschreibung über den Status Quo des Projekts sowie einem Ausblick auf zukünftigen Entwicklungen.
Translated title of the contributionFPGA AES ASIC Implementation
Original languageMultiple languages
Title of host publicationAustrochip 2004
Pages83-88
Number of pages6
Publication statusPublished - 2004
EventAustrochip 2004 -
Duration: 1 Jan 2004 → …

Conference

ConferenceAustrochip 2004
Period1/01/04 → …

Research Field

  • Not defined

Keywords

  • Mikroelektronik
  • Kongress
  • Villach

Fingerprint

Dive into the research topics of 'FPGA AES ASIC Implementation'. Together they form a unique fingerprint.

Cite this