FPGA AES ASIC Implementation

Dieser Beitrag berichtet über die Entwicklung eines FGPA-basierten Hochleistungsbildverarbeitungssystems, das vom Institut für Computertechnik (ICT) der Technischen Universität Wien in Kooperation mit Oregano Systems und ARC Seibersdorf research (ARCS), Geschäftsfeld für Hochleistungsbildverarbeitung, im Rahmen des Projekts HDIP - Hardware-Driven High Performance Image Processing - entwickelt wird. Ausgehend von der HDIP-Systembeschreibung wird die Realisierung als SOPC (System On A Programmable Chip) -Design beschrieben. Dabei werden beispielhaft im Projektablauf aufgetretene Problemstellungen, die typisch für komplexe SOPC-Entwürfe sind, und deren Lösungen diskutiert. Der Beitrag schließt mit einer Beschreibung über den Status Quo des Projekts sowie einem Ausblick auf zukünftigen Entwicklungen.